该OpenRISC平台是一个开放源码的处理器平台，与其他商业解决方案相比具有很多重要的优势。该平台是建立在世界上唯一LGPL授权的处理器–由OpenCores.org开发的OpenRISC32位处理器。
使用该平台可以创建完整的基于开源IP核的片上系统设计，其优点如下：
- 具有成本效益的解决方案：
无需许可费是最明显的好处，但本平台还有更多成本相关的优势。有些优势在下面的描述中可以体现出来。 - 没有 “产品过期”问题：
开源代码以及同步的代码开发方法使得在不同FPGA和ASIC间的功能移植变得十分简单，同时确保了公司可以继续支持他们的早期产品。 - 更快的上市时间：
开源代码使得所有硬件功能变得透明，既增加实际开发周期，也增加验证/调试周期。在开源社区得到广泛应用的IP核往往比私有产权的IP核得到更好的测试，这使得公司免去了使用私有产权核时的长期的调试过程。 - 技术自主
许多供应商提供的免费的IP核有时看起来似乎非常吸引人，但这些IP核只允许使用某一特定的供应商的技术。此时用户无法更换技术，也很难降低购买部件的成本，因为供应商知道顾客需要花费很大的成本去使用其竞争对手的IP核。
- 可重复使用，灵活的平台：
开放源码使企业能够无限制地重复使用代码，并修改或添加功能。 - 源代码完全透明：
使得工程师能够完全理解设计的所有功能，这通常会使工程师根据产品的实际需要找到一些新的解决方案更好的提升功能，或使现有的功能更加优化。 - 非常强大的调试/验证方案：
开放源码的Verilog代码，使工程师能够使用一个功能强大的工具Verilator。 Verilator是最快的免费的Verilog HDL仿真器，打败了许多商业模拟器。它可以编译可综合的Verilog，和一些PSL，SystemVerilog和综合assertion为C+ +或SystemC代码。它专用于一些以快速仿真性能为主要考量的大型项目中，并且特别适合为嵌入式软件设计团队生成CPU的可执行模型。Verilator连同其他开源调试工具允许无休止的调试/验证，这对实现快速的产品“面世时间”非常重要。
该平台是基于一个或多个OpenRISC（OR1200）处理器，和选定的外设IP核，以及相应的硬件加速器。此平台的一个优点就是可以将SoC设计分区，使其以最佳的方式使用硬件。这样就可以在降低整个时钟频率的同时仍然提高系统性能。
大量的调试方法
该OpenRISC平台还提供广泛的调试/验证解决方案，从而实现更快的开发周期和大量减少调试/验证周期。这些方法既可以用来验证OpenRISC处理器也可以验证整个SoC设计。通过一个统一的接口（GDB）提供四个不同的并行调试/验证方法/工具，使得调试更有效率。
下面的图片给出这四种方法：
这些方法包括：
- 目标调试/验证：
允许测试软件使用一个USB至JTAG调试电缆在“真正的”硬件上（FPGA / ASIC）执行。GDB可以同时访问内部的OpenRISC处理器和与内部wishbone-总线相连的所有其他模块。 - RTL模拟器调试/验证：
运行与上面相同的调试软件，但是连接GDB到一个RTL-仿真器(Icarus, Modelsim, Silos). - 周期精确- C模型仿真：
运行与上面相同的调试软件，但是连接GDB到一个Verilator-仿真器（使用C++ / SystemC的快速周期精确Verilog仿真器） - 架构的C -模型仿真：
运行与上面相同的调试软件，但是连接GDB到or1ksim（OpenRISC 架构仿真器）。
尖端工具链
该平台利用GNU工具/库的最新版本和Linux，这对于获得系统的最大性能和获得最新特性极其重要。
- GCC 4.5.1
- Binutils 2.20.1
- Newlib1.18.0
- uClibc 0.9.29
- GDB 7.2调试器
- 架构模拟器（or1ksim）
- Linux 2.6.39
- Busybox 1.7.5
- ORPSoC（回归测试系统单晶片）
- ORPmon（引导程序）
总结：
在一个“真正的”开放源码的嵌入式处理器平台上建立产品，可以带来很多很重要的优势，迫使产品开发公司采用这种技术，以保持竞争力。当今复杂的标准通信接口和处理器使得单个公司不可能实现整个验证，开源方法是这一问题的唯一解决方法。ORSoC是全世界最有经验的，利用开源技术开发先进的片上系统设计的公司。
如需更多更详细的信息，或需要定制平台，请与我们联系。